lvds 电路,lvpecl电路

        LVDS、LVPECL和CML都是高速设计常用的逻辑电平各具特色。从以下几个方面分别进行比较。

        1 驱动模式方面。三种都是电流驱动模式适用于高速应用。

        2外部端接方面。 ①CML最简单一般无需外加端接

                                           ②LVDS需要外部端接一个100电阻且电阻尽量靠近接收端。需要注意的是有些LVDS芯片已经内置100电阻了。

                                           ③LVPECL最难

        3功耗方面。        ①摆幅越小功耗越少。LVDS摆幅最小功耗最少。不及LVPECL的1/3。

                                            ②CML的功耗次之但是也不小。LVPECL最大因为这两个信号摆幅较大且工作在非饱和态所以功耗很大

                                             ③CML和LVPECL的结构有很大差异。CML的功耗较低。

        4工作速率方面   ①由于CML和LVPECL内部的三极管工作在非饱和态所以逻辑电平的翻转速率高能支持极高的传输速率。

                                             ②LVDS输入差分对摆幅Vid较小仅为100mV所以LVDS噪声容限较小无法支持极高的速率。

                                             ③CML和LVPECL的Vid摆幅相对较大使得噪声容限大。有利于高速传输。

所以速率由快到慢是CML、LVPECL、LVDS

        5 耦合方式三种电平都支持直流耦合DC Couple和交流耦合AC Couple。

        6标准规范方面。三种电平中仅LVDS有国际标准CML和LVPECL的参数都需要从手册去了解。